Vitis HLS を使用する PL カーネル開発 - 2022.1 日本語

Versal ACAP デザイン ガイド (UG1273)

Document ID
UG1273
Release Date
2022-04-27
Version
2022.1 日本語

PL カーネルは、C/C++ コードと Vitis HLS ツールを使用して開発できます。Vitis HLS ツールでは、Vitis アプリケーション アクセラレーション開発フローで容易に C/C++ 関数を使用して PL カーネルを実装することが可能になります。

Vitis HLS ツールでは、プログラマブル ロジックに C/C++ コードを実装して最適化し、低レイテンシかつ高スループットを実現するために必要なコード変更プロセスが自動化されます。Vitis HLS ツールで、必要なプラグマを推論して、関数引数に適切なインターフェイスを生成してコード内でループと関数をパイプライン処理できます。

Vitis HLS デザイン フローの主なステップは次のとおりです。

  1. C/C++ アルゴリズムをコンパイル、シミュレーション、およびデバッグする。
  2. レポートを表示して、デザインを分析および最適化する。
  3. C アルゴリズムを RTL デザインに合成する。
  4. Vitis HLS 協調シミュレーション フローを使用して RTL インプリメンテーションを検証する。
  5. コンパイル済みのオブジェクト ファイル (拡張子 .xo) に RTL インプリメンテーションをコンパイル、または RTL IP にエクスポートする。

詳細は、Versal ACAP デザイン プロセス資料: ハードウェア、IP、プラットフォーム開発 の「プラットフォーム ベースのデザイン フロー」をクリックして、「HLS を使用した PL カーネルの作成」を参照してください。