ザイリンクス Versal® ACAP は、互いに連動するプログラマブル リソースが集積され、システム オン チップ (SoC) を形成しているデバイスです。主なリソースブロックは次のとおりです。
-
AI エンジン
注記: 利用可能な AI エンジン数はデバイスによって異なります。
- プログラマブル ロジック (PL)
- ネットワーク オン チップ (NoC)
- 高速 I/O (XPIO)
- 統合メモリ コントローラー (DDRMC)
- プロセッシング システム (PS)
- プラットフォーム管理コントローラー (PMC)
- DMA およびキャッシュ コヒーレント インターコネクトを備えた
PCIe®
用統合ブロック (CPM)注記: 利用可能な CPM はデバイスによって異なります。
- トランシーバー (GT)
- 高速デバッグ ポート (HSDP)
- 高速コネクティビティおよび暗号化統合 IP
Versal ACAP アプリケーションは、これらの各リソースの機能を活用できます。デザインを作成、または Versal ACAP にデザインを移行する場合には、アプリケーションの要件を満たすリソースを特定し、それらのリソースにアプリケーションを分割する必要があります。
次の図に、Versal ACAP のレイアウトを示します。
図 1. Versal ACAP のレイアウト
後続のセクションでは、Versal アーキテクチャを構成するブロックを概説します。これらのブロックの詳細は、 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950) を参照してください。