Versal® ACAP は、複数の演算エンジンを搭載したヘテロジニアス演算プラットフォームです。Versal ACAP には、無線システム用の信号処理、機械学習推論、ビデオ処理アルゴリズムなどさまざまなアプリケーションをマップできます。複数の演算エンジンに加え、Versal ACAP は、シリアル I/O、ネットワーク オン チップ (NoC)、DDR4/LPDDR4 メモリ コントローラー、MRMAC (Multi-rate Ethernet Media Access Controller) を使用して非常に広い帯域幅を提供します。Versal デバイスには、Versal プライム シリーズ、プレミアム シリーズ、および AI コア シリーズがあります。次の図に、Versal の各デバイス シリーズでサポートされる、システム デザイン タイプとデザイン フローを示します。
次の表に、システム デザイン タイプと Versal のデバイス シリーズ、サポートされるデザイン フローを示します。この表に示すように、ほとんどのデザイン フローはプラットフォーム ベースです。
デザイン タイプ | デバイス シリーズ | デザイン フロー | プラットフォーム ソース | GitHub のサンプル |
---|---|---|---|---|
ハードウェアのみのシステム |
Versal プライム シリーズ Versal プレミアム シリーズ |
従来フロー | N/A | Versal デバイス アーキテクチャ チュートリアル |
エンベデッド システム |
Versal プライム シリーズ Versal プレミアム シリーズ |
従来フロー |
N/A | Versal ACAP エンベデッド デザイン チュートリアル |
プラットフォーム ベース | カスタム | Versal プライム シリーズ VMK180 ターゲット リファレンス デザイン (TRD) | ||
エンベデッド AI エンジン システム | Versal AI コア シリーズ | プラットフォーム ベース | カスタム |
次に、各システム デザイン タイプをまとめます。
- ハードウェアのみのシステム
- プログラマブル ロジック デザイン。このシステムは、従来のデザイン フローを使用して作成します。
- エンベデッド システム
- Arm® Cortex®-A72 または Cortex-R5F プロセッサ上で実行するソフトウェアと、PL のハードウェアを組み合わせたエンベデッド プロセッシング システム。このシステムは、従来のデザイン フローまたはプラットフォーム ベースのデザイン フローを使用して作成します。
- エンベデッド AI エンジン システム
- Arm Cortex-A72 または Cortex-R5F プロセッサ上で実行するソフトウェア、PL のハードウェア、および AI エンジンのアルゴリズムを組み合わせたエンベデッド プロセッシング システム。このシステムは、プラットフォーム ベースのデザイン フローを使用して作成します。
次に、Versal ACAP のデザイン フローについて説明します。
- 従来のデザイン フロー (プラットフォームなし)
- 従来のデザイン フローでは、1 つの Vivado® プロジェクトでシステムの PL 部分全体を定義します。このプロジェクトには、基本的な Versal ハードウェア IP ブロック (Control, Interface, and Processing System (CIPS)、NoC、I/O コントローラーなど) と、プロジェクトに必要なその他のカスタム RTL および IP ブロックが含まれている必要があります。デザイン ソースは Vivado ツールに追加され、Vivado インプリメンテーション フローでコンパイルされます。システムが PL コンポーネントのみで構成されている場合、Vivado ツールを使用してプログラマブル デバイス イメージ (PDI) を生成し、Versal デバイスをプログラムします。システムにエンベデッド ソフトウェアも含まれている場合、Vivado ツールからエクスポートされた固定ハードウェア デザイン上で、 Vitis™ 環境を使用してソフトウェア アプリケーションを開発します。このフローは、 Zynq® UltraScale+™ MPSoC に使用される従来のフローに似ています。
- プラットフォーム ベースのデザイン フロー (カスタム プラットフォーム)
- プラットフォーム ベースのデザイン フローでは、システムは異なる 2 つの要素、プラットフォームとプロセッシング サブシステムに分割されます。プラットフォームは適切に体系化されたデザイン リソースで、基本的な Versal ハードウェア IP ブロック (CIPS、NoC、I/O コントローラーなど) とソフトウェア機能 (ドメイン、デバイス ツリー、OS など) を含み、これを基に完全な稼働システムを構築して統合できます。プラットフォームのハードウェア部分は、最低限必要なハードウェア IP ブロックを含む専用の Vivado プロジェクトです。ソフトウェア コンポーネントをハードウェアと一緒にパッケージして、カスタム プラットフォームを作成します。プロセッシング システムは、システムの主要な機能をインプリメントする PS、PL、およびオプションの AI エンジン機能で構成されます。これらの異なる要素は、Vivado ツールまたは Vitis 環境で作成できます。その後、Vitis 環境を使用してプラットフォームに統合されます。このフローにより、システムのさまざまな要素を同時に開発でき、ヘテロジニアス システムの統合プロセスが容易になります。