Vitis デザイン フローを使用すると、ハードウェア エミュレーション フローを使ってシミュレーションできるものと同じサブシステムを、ハードウェア上に実装して運用できます。ハードウェア ボードをターゲットとする場合、Vitis リンカーは、Vivado 合成および配置配線を介してシステムの PL 領域を送信します。
ハードウェアでテストすることにより、タイミング クロージャとリソース使用率に関するフィードバックを早めに取得できます。さらに重要なことに、サブシステムをハードウェア スピードで動作させることができ、より現実的なパフォーマンスの結果が得られます。
- PS 上で実行される制御コードの実行プロファイルがより正確
- より現実的な I/O パターンで、より現実的なストールとバック プレッシャーを行使できる
- 低速ハードウェア エミュレーションの実行では到達できないコーナー ケースを生成できる
Vitis 環境のデザイン フローでは、コンパイル時と実行時のオプションを組み合わせて、どの情報をプロファイルまたは追跡するかを選択できます。システムがハードウェア ボード上で動作している場合、この情報はシステムによって自動的に収集され、データは Vitis アナライザー ツールを使用して表示および解析できます。
推奨:
ザイリンクスは、サブシステムをカスタム プラットフォームに統合する前に、標準のザイリンクス プラットフォームを使用してデッドロック、ストール、バブルなどのパフォーマンスに関する問題をすべてデバッグし、解決しておくことを強く推奨します。
ハードウェア上でのサブシステムのアセンブルと検証の詳細は、Versal ACAP デザイン プロセス資料: システムの統合と検証 の「インプリメンテーション」および「システムの立ち上げと検証」を参照してください。