従来の SoC ブート ソリューションでは、Versal デバイスの適応型エンジン内のプログラマブル ロジック (PL) をコンフィギュレーションする前に、スカラー エンジン内のプロセッサをブートして DDR メモリにアクセスできます。これにより、Linux のような DDR ベースのソフトウェアを起動してから PL を起動できます。PL は、必要に応じて、任意のプライマリまたはセカンダリ ブート デバイス、あるいは DDR イメージ ストアを介して後でコンフィギュレーションできます。従来の SoC ブート機能は、Versal ブート シーケンスを Zynq UltraScale+ MPSoC と同様に扱うことを意図しています。
このソリューションは、Vivado IP インテグレーターを介した Dynamic Function eXchange (DFX) フローを使用して構築されており、自動フロアプラン生成およびフロー特定のデザイン ルール チェック (DRC) が含まれます。PL 全体はダイナミックで、オペレーティング システムと DDR メモリ アクセスはアクティブな状態に維持しながら完全に再読み込みできます。従来の SoC ブートは、CPM (PCIe コントローラーおよび DMA 機能を含む) を使用した場合は利用できず、PL のサブ領域のダイナミック リコンフィギュレーションは現時点でサポートされていません。DFX の詳細は、 『Vivado Design Suite ユーザー ガイド: Dynamic Function eXchange』 (UG909) および 『Versal ACAP ハードウェア、IP、およびプラットフォーム開発設計手法ガイド』 (UG1387) の このセクション を参照してください。
デザイン要件およびウォークスルー形式のチュートリアルなど、クラシック SoC ブートの詳細は、ザイリンクス GitHub リポジトリにある クラシック SoC ブート チュートリアル を参照してください。