AXI4 メモリ マップ I/O の XO のユース ケースは、AXI4-Stream I/O の XO とは異なります。AXI4 メモリ マップの XOS には、次に示す Vitis のリンク段階での使用に関する制限はほとんどありません。
- 使用できるのは、AXI4 メモリ マップのマスター I/O だけです。
- AXI4 メモリ マップのマスター I/O は、プラットフォームで使用可能なスレーブにのみ接続できます。
- AXI4 メモリ マップのマスター I/O は、デザイン内のカーネルと通信できません。
リンク段階中に XO を使用する場合:
- XO を生成するため、開発者は $XILINX_VITIS/data/emulation/XO/scripts/aximm_xo_creation.sh で入手可能なスクリプトを使用できます。
- XO の必要なコンフィギュレーションは、上記のスクリプトを使用して生成できます。
$XILINX_VITIS/data/emulation/XO/scripts/aximm_xo_creation.sh --address_width <adr_width> --data_width <data_width> --id_width <id_width> --output_path <output_path>.xo $XILINX_VITIS/data/emulation/XO/scripts/aximm_xo_creation.sh --address_width 64 --data_width 64 --id_width 4 --output_path sim_ipc_aximm_master.xo - XO を生成した後は、次に示すようにコンフィギュレーションを使用するとデザインで使用できます (サンプルの使用方法で、実際の接続は要件に基づきます)。
[connectivity] nk=sim_ipc_aximm_master:1:aximm_master sp=aximm_master.M_AXIMM:HBM[0]