Clock |
1 つまたは複数のクロック入力。 |
- カーネルには少なくとも 1 つのクロックが必要です。
1
- 任意の名前を付けることができますが、バス インターフェイスを含めてパッケージにする必要があります。
重要: RTL を Vitis 環境で使用するためにパッケージにする場合は、RTL IP 内のすべてのポートをインターフェイスに関連付ける必要があります。そうしておかないと、次のようなエラーが発生します。 ERROR: UNDEF When packaging for Vitis, pins that are not part of an interface are not supported
|
Reset |
プライマリ アクティブ Low リセット入力ポート |
- オプションのポート。
- 任意の名前を付けることができますが、クロックに ASSOCIATED_RESET プロパティを付けてクロック信号と関連付ける必要があります。
- この信号はタイミングを改善するために内部でパイプライン処理しておく必要があります。
- 信号は、関連するクロック ドメインの同期リセットにより駆動されます。
|
interrupt |
アクティブ High の割り込み。 |
- オプションのポート。
- 使用する場合、名前は表示されているとおりにする必要があります。
|
s_axi_control |
唯一の AXI4-Lite スレーブ制御インターフェイス |
- 必須のポート。
s_axilite インターフェイスは、AXI4-Stream インターフェイスを使用するいくつかの場合を除いて、通常必須です。ソフトウェアで制御されないカーネルの場合は必要ありません。
- 使用する場合、名前は表示されているとおりにする必要があります (大文字と小文字の区別あり)。
|
AXI4_Memory Mapped Interface (m_axi) |
グローバル メモリ アクセス用の AXI4 メモリ マップド インターフェイス |
- オプションのポート。
-
AXI4 メモリ マップド インターフェイスには 64 ビット アドレスが必要です (Zynq-7000 デバイスの場合は 32 ビット)。
- グローバル メモリ空間の分割は RTL カーネル開発者が実行します。グローバル メモリの各パーティションがカーネル引数になります。各パーティションのメモリ オフセットは、AXI4-Lite インタフェースのレジスタを介してカーネルにソフトウェア アプリケーションにより提供される必要があります。
-
AXI4 メモリ マップドには WRAP または FIXED タイプのバースト、またはサイズが満たない (サブサイズ) バーストは使用できないので、AxSIZE は AXI データ バスの幅と同じである必要があります。
- これらの要件を満たさないユーザー ロジックまたは RTL コードは、ラップまたはブリッジして、これらの要件を満たすようにする必要があります。
|
AXI4_STREAM (axis) |
カーネル間やホストアプリケーションとカーネル間で一方向のデータを転送するための AXI4-Stream インターフェイスです。 |
- オプションのポート。
- 双方向ポートには使用できません。
-
Vivado Design Suite の STREAM インターフェイス テンプレートを使用します。
- インターフェイス要件の詳細は、
『Vitis HLS ユーザー ガイド』 (UG1399) の HLS ストリーム インターフェイス
を参照してください。
|
- ここに記載されているクロック要件は、クロック周波数の管理 で説明されるように、fixed ステータスのクロックを含む新しいプラットフォーム シェル用です。レガシ プラットフォームで使用する RTL カーネルは、
ap_clk と ap_clk_2 という名前の 2 つのクロック、特に ap_rst_n と ap_rst_n_2 という名前の 2 つのオプションのリセットをサポートします。
|