カーネル間通信の最適化 - 2022.1 日本語

Vitis 統合ソフトウェア プラットフォームの資料: アプリケーション アクセラレーション開発 (UG1393)

Document ID
UG1393
Release Date
2022-05-25
Version
2022.1 日本語

ストリームを介して通信するハードウェア アクセラレータ パイプラインのサポートは、FPGA および FPGA ベースの SoC の主な利点の 1 つであり、通信システムだけでなく DSP および画像処理アプリケーションでも使用されています。

ストリーミングに使用されるカーネル ポートはそのカーネル内で定義されるので、ホスト プログラムでは呼び出されません。データは、転送されて処理される前に、グローバルメモリに戻す必要はありません。計算ユニット間のストリーミング接続の指定 で説明するように、カーネル間の接続は v++ リンク プロセス中に直接定義されます。