FSBL パラメーターの設定 - 2022.1 日本語

PS Clock Frequency (MHz)

Zynq-7000 SoC PS のクロック周波数 (MHz)。

666.7 MHz

PL Clock Frequency (MHz)

Zynq-7000 SoC PL のクロック周波数 (MHz)。

100.0 MHz

DDR Clock Frequency (MHz)

DDR メモリのクロック周波数 (MHz)。

533.3 MHz

DDR Data Path Width

DDR メモリ データパスで使用されるビット幅。使用可能な値は 16 ～ 32 ビットです。

32 ビット

DDR Port 0 - Enable HPR

DDR ポート 0 で優先度の高い読み出しが使用できるようになります。このポートは L2 キャッシュを介して CPU および ACP で使用されます。

オフ

DDR Port 1 - Enable HPR

DDR ポート 1 で優先度の高い読み出しが使用できるようになります。このポートは、中央のインターコネクトを介してその他のマスターで使用されます。

オフ

DDR Port 2 - Enable HPR

DDR ポート 2 で優先度の高い読み出しが使用できるようになります。このポートは、HP2 および HP3 で使用されます。

オフ

DDR Port 3 - Enable HPR

DDR ポート 3 で優先度の高い読み出しが使用できるようになります。このポートは、HP0 および HP1 で使用されます。

オフ

HPR/LPR Queue Partitioning

キューの優先度の高い読み出しと低い読み出しに必要なパーティションを指定します。キューには、32 の読み出しリクエストの深さがあります。ドロップダウン リストからは 4 つの値が選択できます。

HPR(0)/LPR(32)

LPR to Critical Priority Level

LPR キューがクリティカルになる前に空になるクロック数。単位は、32 DDR クロック サイクル。この値により DDR LPR_reg レジスタ [1] がセットされます。有効な値は 0 ～ 2047 です。

2

HPR to Critical Priority Level

HPR キューがクリティカルになる前に空になるクロック数。単位は、32 DDR クロック サイクル。この値により DDR HPR_reg レジスタ [1] がセットされます。有効な値は 0 ～ 2047 です。

15

Write to Critical Priority Level

書き込みキューがクリティカルになる前に空になるクロック数。単位は、32 DDR クロック サイクル。この値により DDR WR_reg レジスタ [1] がセットされます。有効な値は 0 ～ 2047 です。

2