[Target Setup] ページ - 2022.1 日本語

Vitis 統合ソフトウェア プラットフォームの資料: エンベデッド ソフトウェア開発 (UG1400)

Document ID
UG1400
Release Date
2022-04-26
Version
2022.1 日本語

コンフィギュレーションに固有の名前を付けます。次に、Main view を次のように設定します。

FPGA Device
これは自動的に選択されます。
PS Device
これは自動的に選択されます。
Hardware Platform
デザインのハードウェア プラットフォームを選択します。
Bitstream file
ビットストリーム ファイルを検索または参照します。
FSBL File または Initialization File
チェック ボックスの選択に基づいて FSBL ファイルか初期化ファイルを選択します。デフォルトでは、Use FSBL Flow for Initialization チェック ボックスはオンです (ZYNQ および ZYNQ UltraScale+ のみ)。
Reset Entire System
システムに 1 つしかプロセッサがない場合、システム リセットを実行します。
Initialize Using FSBL file
FSBL ファイルを使用して PS を初期化します。
Reset APU
すべての APU プロセッサ コアをリセットします。
Reset RPU
すべての RPU プロセッサ コアをリセットします。
Enable RPU Split Mode
RPU コアをスプリット モードにして、それぞれ別々に使用できるようにします。
Program FPGA
ビット ファイルをプログラムします。
[Skip Revision Check]
ビットストリームのプログラム時にデバイス リビジョンをスキップします。