Zynq-7000 SoC のブートおよびコンフィギュレーション - 2022.1 日本語

Vitis 統合ソフトウェア プラットフォームの資料: エンベデッド ソフトウェア開発 (UG1400)

Document ID
UG1400
Release Date
2022-04-26
Version
2022.1 日本語

このセクションでは、 Zynq®-7000 SoC のブートおよびコンフィギュレーション シーケンスについて説明します。使用可能な FSBL (第 1 段階ブートローダー) 構造の詳細は、 『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) を参照してください。

Zynq-7000 SoC の bootROM

bootROM は、アプリケーション プロセッシング ユニット (APU) で実行する最初のソフトウェアです。bootROM は最初の Cortex® プロセッサ A9-0 で実行され、同時に 2 番目のプロセッサである Cortex A9-1 によって WFE (Wait for Event) 命令が実行されます。bootROM の主なタスクは、システムをコンフィギュレーションし、FSBL をブート デバイスからオンチップ メモリ (OCM) にコピーした後、コードの実行を OCM に分岐します。

非セキュアな環境では、FSBL を Quad-SPI または NOR デバイスから直接実行するオプションもあります。マスター ブート デバイスは、1 つまたは複数のブート イメージを保持します。1 つのブート イメージは、ブート ヘッダーと FSBL (第 1 段階ブートローダー) で構成されます。ブート イメージにはさらに、プログラマブル ロジック (PL)、SSBL (第 2 段階ブートローダー)、およびエンベデッド オペレーティング システムとアプリケーションが含まれます。ただし、bootROM はこれらにアクセスできません。bootROM の実行フローは、ブート モードのピン ストラップ設定、ブート ヘッダー、およびシステムの影響を受けます。bootROM は、暗号化された FSBL を使用するセキュアな環境または非セキュアな環境のいずれでも実行できます。サポートされるブート モードは次のとおりです。

  • 開発およびデバッグのプライマリ モードは JTAG です。
  • デバイスのブートには、NAND、パラレル NOR、シリアル NOR (Quad-SPI)、およびセキュア デジタル (SD) フラッシュ メモリが使用されます。これらのブート モードの詳細は、 『Zynq-7000 SoC テクニカル リファレンス マニュアル』 (UG585) を参照してください。一般的なブートおよびコンフィギュレーションに関する質問および回答は、Zynq-7000 - ブートおよびコンフィギュレーション (ザイリンクス アンサー 52538) を参照してください。