Zynq UltraScale+ MPSoC のブート ヘッダー属性ビット - 2022.1 日本語

Vitis 統合ソフトウェア プラットフォームの資料: エンベデッド ソフトウェア開発 (UG1400)
Document ID
UG1400
Release Date
2022-04-26
Version
2022.1 日本語
表 1. Zynq UltraScale+ MPSoC のブート ヘッダー属性ビット
フィールド名 ビット オフセット 幅 デフォルト 説明
予約 31:16 16 0x0 予約。必ず 0。
BHDR RSA 15:14 2 0x0
  • 0x3: PPK ハッシュと SPK ID の検証を除き、ブート イメージの RSA 認証が実行されます。
  • その他すべて: RSA 認証は eFUSE RSA ビットに基づいて決定されます。
予約 13:12 2 0x0 なし
CPU 選択 11:10 2 0x0
  • 0x0: R5 シングル。
  • 0x1: A53 シングル 32 ビット
  • 0x2: A53 シングル 64 ビット
  • 0x3: R5 デュアル
ハッシュ処理選択 9:8 2 0x0
  • 0x0、0x1: インテグリティ チェックなし。
  • 0x3: BI インテグリティ チェック用の SHA3。
PUF-HD 7:6 2 0x0
  • 0x3: PUF HD はブート ヘッダーに格納されています。
  • その他すべて: PUF HD は eFUSE に格納されています。
予約 5:0 6 0x0 今後の使用のため予約。必ず 0。