Zynq UltraScale+ MPSoC のレジスタ初期化テーブル - 2022.1 日本語

Vitis 統合ソフトウェア プラットフォームの資料: エンベデッド ソフトウェア開発 (UG1400)
Document ID
UG1400
Release Date
2022-04-26
Version
2022.1 日本語

Bootgen のレジスタ初期化テーブルの構造は、MIO マルチプレクサーの PS レジスタおよびフラッシュ デバイスのクロックを初期化するのに使用される 256 のアドレスと値のペアです。詳細は、初期化ペアおよび INIT ファイルの属性を参照してください。

表 1. Zynq UltraScale+ MPSoC のレジスタ初期化テーブル
アドレス オフセット パラメーター 説明
0xB8 ～ 0x8B4 レジスタ初期化ペア: <address>:<value>:

(2048 バイト)

アドレスが 0xFFFFFFFF に設定されている場合、そのレジスタはスキップされ、値は無視されます。未使用のレジスタ フィールドはすべて、アドレス = 0xFFFFFFFF および値 =0x0 に設定する必要があります。