Divide - 2022.1 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2022-05-26
Version
2022.1 日本語

除算を要素ごとに実行します。

ライブラリ

Math Functions / Math Operations

説明

Divide ブロックには、2 つの入力ポートと 1 つの出力ポートがあります。出力信号 (商) は、1 つ目の入力 (被除数) を 2 つ目の入力 (除数) で要素ごとに除算した結果になります。

データ型サポート

被除数と除数には、整数型、固定小数点または浮動小数点型を使用できます。ブール型の被除数と除数はサポートされません。入力信号には、実数または複素数を使用できます。入力信号は、スカラー、ベクター、または行列にできます。どちらの入力もスカラーでない場合は、同じ長さのベクターか、行数と列数が同じ行列にする必要があります。出力が整数または固定小数点データ型の場合、結果は 0 に切り捨てられます。

出力のデータ型は、Vitis HLS とのアライメントが最大になるように選択されます。被除数と除数が固定小数点型で、被除数の固定小数点パラメーターが W1 (word length)、FW1 (fractional length)、S1 (signedness)、除数の固定小数点パラメーターが W2、FW2、S2 の場合、商の固定小数点パラメーターは次のようになります。

  • S = S1 ‖ S2
  • FW2 ≥ 0
    • W = W1 + FW2 + S2
    • FW = FW1
  • FW2 < 0
    • W = W1 +S2
    • FW = FW1 + FW2

パラメーター

設定するパラメーターはありません。