Gateway Out AXI Stream - 2022.1 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2022-05-26
Version
2022.1 日本語


ライブラリ

HDL/インターフェイス

説明

3 つの Gateway ブロックを 1 つのブロックにまとめることにより、HDL ドメインと AI エンジン ドメインを接続しやすくするユーティリティ ブロックです。主に HDL to AIE ブロックで使用されます。ブロック名は AXIS 名として使用されます。次の図に、ブロックの接続方法の例を示します。

図 1. Gateway out AXI の使用法

パラメーター

[Sample Time]
入力側の tready 信号のサンプル時間です。このパラメーターは通常、HDL デザインのサンプル時間と一致させる必要があります。