Model Composer では、柔軟で高位のシステム モデリング環境でデバイス特定のハードウェア デザインを構築できます。Model Composer デザインでは、信号は単なるビットではなく、符号付きまたは符号なしの固定小数点値にすることができ、デザインに変更を加えると、信号型も自動的に適切な型に変換されます。ブロックは単なるハードウェアの代用ではなく、その周辺の状況に応じて出力結果および生成されるハードウェアが自動調整されます。
Model Composer では、さまざまな要素からデザインを構築できます。データフロー モデル、ハードウェア記述言語 (VHDL、Verilog)、および MATLAB プログラム言語による関数を併用でき、一緒にシミュレーションしたり、ハードウェアに合成したりできます。Model Composer HDL ブロックのシミュレーション結果は、ビット精度およびサイクル精度であり、ハードウェアでの結果と厳密に一致します。Model Composer のシミュレーションは、従来の HDL シミュレータでのシミュレーションよりも非常に高速で、結果も解析しやすくなっています。
| Model Composer の HDL ブロックセット | Model Composer HDL ブロックのライブラリでの分類、ブロックのパラメーター設定方法および使用方法を説明します。 |
| モデルをすばやく作成して解析するザイリンクス コマンド | Simulink ポップアップ メニューに追加されたザイリンクス コマンドを使用して、Model Composer モデルを簡単に作成および解析します。 |
| 信号型 | Model Composer で使用されるデータ型と、ツールで自動的にデータ型を割り当てる方法を説明します。 |
| ビット精度およびサイクル精度のモデリング | Model Composer モデルの Simulink ベースのシミュレーションと、ハードウェアでの動作との関係を説明します。 |
| タイミングとクロック | クロックのハードウェアへのインプリメント方法、および Model Composer でのクロック インプリメンテーション制御方法を説明します。Model Composer でマルチレート Simulink モデルがどのようにクロック同期ハードウェアに変換されるかを説明します。 |
| 同期化のメカニズム | 高位 Model Composer デザインでデータパス エレメント間のデータフローを同期化する方法と、制御パス ファンクションをインプリメントする方法を説明します。 |
| ブロック マスクとパラメーターの伝搬 | Simulink でパラメーター指定システムおよびサブシステムを作成する方法を説明します。 |