シミュレーションでは、デザインをコンパイルし、デザイン ルール違反をチェックしてから、デザインを実行して出力を生成します。任意 Simulink ソース ブロックを使用してデザインの入力を定義でき、出力はワークスペースにデータを記録するか、スコープ、スペクトル アナライザー、または表示ブロックを使用して結果を視覚的に表示することにより解析します。
Vitis Model Composer には、AIE シミュレータおよび x86 シミュレータ用にフォーマットされたファイルを直接読み書きするための、2 つの MATLAB ユーティリティ xmcVitisRead および xmcVitisWrite があります。これらのユーティリティの詳細は、AIE エンジン ユーティリティ を参照してください。
Simulink シミュレーション ツールバーの Simulate model アイコンをクリックすると、デザイン内のすべてのカーネルとグラフがコンパイルされます。ステータスは、シミュレーションが開始した後に表示される Progress ウィンドウで確認できます。
Progress ウィンドウは、デザインを初めてコンパイルするときにのみ表示されます。インポートされたカーネルまたはグラフに変更を加えなかった場合は、モデルをシミュレーションし直したとき、シミュレーションがより高速に実行されるように、キャッシュ エントリが使用されます。たとえば、デザインに 3 つのカーネル (add2
、add3
、add4
) があり、シミュレーションを初めて実行するとします。この場合、3 つのカーネルすべてコンパイルされます。add3
カーネル コードを変更してシミュレーションを再度実行すると、変更された add3
カーネルのみが再コンパイルされ、add2
および add4
にはキャッシュ エントリが使用されます。
Model Composer のシミュレーション キャッシュを管理するには、MATLAB コマンド プロンプトで HLS ブロック キャッシュの管理 に説明されているコマンドを使用します。
シミュレーションが完了したら、任意の Simulink シンク ブロックをデザインの適切な点に接続して結果を確認できます。