Time Division Multiplexer - 2022.1 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2022-05-26
Version
2022.1 日本語

ザイリンクス Time Division Multiplexer ブロックは、入力ポートに示されている値を多重化し、レートの高い 1 つの出力ストリームにします。

ブロックのインターフェイス

このブロックには、2 ~ 32 本の入力ポートと、1 本の出力ポートがあります。すべての入力ポートで、演算型、精度、レートを同じにする必要があります。出力ポートの演算型と精度は入力ポートと同じです。ブロックには、入力と出力がそれぞれいつ有効であるのかを示す vin および vout というオプションのポートがあります。Valid ポートはどちらもブール型です。

ブロック パラメーター

Simulink® モデルでブロックのアイコンをダブルクリックすると、[Block Parameters] ダイアログ ボックスが開きます。

このブロック特定のパラメーターは、次のとおりです。

Number of inputs
入力の数を指定します (2 ~ 32)。
Provide valid port
マルチプレクサーの入力と出力に、それぞれ vin と vout という Valid ポートを追加します。vin ポートに入力値が無効であることが示されると、vout ポートはそれに対応する出力フレームが無効であることを示します。
Optimization Parameter
Time Division Multiplexer ブロック ロジックは、ファブリック (リソース使用率の最適化) または DSP48E1/DSP48E2 プリミティブ (スピードの最適化) にインプリメントできます。デフォルトは Resource です。
Resource
組み合わせファブリック (汎用インターコネクト) を使用して、ザイリンクス デバイスに Time Division Multiplexer をインプリメントします。
Speed
DSP48 プリミティブを使用して、ザイリンクス デバイスに Time Division Multiplexer をインプリメントします。

このブロックで使用されるパラメーターについては、[Block Parameters] ダイアログ ボックスの共通オプションを参照してください。