Vector Logical ブロックは、ベクター型入力の論理演算をサポートします。
説明
[Super Sample Rate (SSR)]: 各サンプル周期における複数のデータ サンプルの処理を制御します。このブロックは、プライマリ ブロックの演算用に 1-D ベクター データのサポートをイネーブルにします。
Vector Logical ブロックは、固定小数点値の論理演算をビットごとに実行します。2 進小数点の位置を揃えるため、必要に応じてオペランドに 0 パディングおよび符号拡張を実行します。論理演算が実行されると、その結果は出力ポートに送られます。
ハードウェアでは、このブロックは合成可能な VHDL としてインプリメントされます。論理ゲートのツリーを構築する場合、合成およびマップで論理の折りたたみが容易になるため、この合成可能なインプリメンテーションが最適となります。
ブロック パラメーター
Simulink® モデルをダブルクリックし、[Block Parameters] ダイアログ ボックスを開きます。
- Basic タブ
- [Basic] タブには、次のパラメーターがあります。
- Logical function
- ビット単位の論理演算を指定します。AND、NAND、OR、NOR、XOR のいずれかを選択します。
- Number of inputs
- 入力数 (1 ～ 1024) を指定します。
- Logical Reduction Operation
-
入力数を 1 にすると、単項論理リダクション演算が実行され、1 つのオペランドに対してビット単位の演算が実行されて、1 ビットの結果が生成されます。演算の最初の手順では、オペランドの最下位ビットと次の最上位ビットの間に論理演算子を適用します。2 番目以降の手順では、同じ論理演算子を使用して、前の手順から 1 ビット結果とオペランドの次のビットの間に演算子を適用します。論理リダクション演算子は、HDL での論理リダクション演算子と同じ機能をインプリメントします。論理リダクション演算子の出力は、常にブール型です。
- Output Type タブ
-
[Output Type] タブには、次のパラメーターがあります。
- Align binary point: ブロックで 2 進小数点が自動的に揃えられるよう指定します。オフの場合、すべての入力の 2 進小数点位置は同じである必要があります。
このブロックで使用されるその他のパラメーターについては、[Block Parameters] ダイアログ ボックスの共通オプション を参照してください。