クロック伝搬アルゴリズム - 2022.1 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2022-05-26
Version
2022.1 日本語

src_domain 内のすべての HDL ブロックでは、クロッキングが src_domain サブシステムの System Generator トークンで管理されます。dest_domain サブシステムも同様です。FIFO ブロックの場合、クロックはデザインのそのコンテキストから派生されます。wedin ポートは、src_domain サブシステムから出る信号で駆動されるので、FIFO の wr_clksrc_domain クロックに接続されます。doutfull および re ポートは、dest_domain からの信号を駆動するか読み込むので、FIFO の rd_clkdest_domain クロックに接続されます。クロック ドメインを横切ってこれらの信号を混合したり、一致させたり、またはクロック ドメインを超えてその他のブロックを使用すると、DRC エラーになります。