Model Composer では、デザインの FPGA ビットストリームへのコンパイルが完了すると、新しいハードウェア協調シミュレーション ブロックが自動的に作成されます。ハードウェア協調シミュレーション ブロックを格納するための Simulink ライブラリも作成されます。この時点で、ライブラリからこのブロックをコピーして、ほかの Simulink または HDL ブロックと同様に、Model Composer デザインで使用できるようになります。
ハードウェア協調シミュレーション ブロックは、元になっているモデルまたはサブシステムの外部インターフェイスがあるものと想定します。ハードウェア協調シミュレーション ブロックのポート名は、元のサブシステムのポート名と同じになります。ポート タイプおよびレートも元のデザインと同じになります。
ハードウェア協調シミュレーション ブロックは、ほかのブロックと同じように Simulink デザインで使用されます。シミュレーション中、ハードウェア協調シミュレーション ブロックは FPGA ボードと通信して、デバイス コンフィギュレーション、データ転送、クロック供給などのタスクを自動化します。ハードウェア協調シミュレーション ブロックは、ほかの Model Composer HDL ブロックが使用する信号の型と同じものを使用および生成します。値がブロックの入力ポートの 1 つに書き込まれると、ブロックは対応するデータをハードウェアの該当箇所に送信します。同様に、出力ポートにイベントがあると、ブロックはハードウェアからデータを取り出します。
ハードウェア協調シミュレーション ブロックは、ザイリンクスの固定小数点型、Simulink の固定小数点型、または Simulink の倍精度 (double) 型の信号で駆動可能です。出力ポートは、信号型が駆動するブロックに適したものであるとみなします。出力ポートが HDL ブロックに接続されると、出力ポートではザイリンクスの固定小数点型の信号が出力されます。また、出力ポートで Simulink ブロックが直接駆動される場合は、Simulink データ型の信号が出力されます。
ハードウェア協調シミュレーション ブロックには、その他の HDL ブロックと同様にパラメーター ダイアログ ボックスがあり、さまざまな設定を指定できます。ハードウェア協調シミュレーション ブロックのパラメーターは、ブロックがインプリメントされる FPGA ボードによって、異なり、FPGA ボードごとにカスタマイズされたハードウェア協調シミュレーション ブロックが提供されています。