標準ハードウェア協調シミュレーションの実行 - 2022.1 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2022-05-26
Version
2022.1 日本語

標準ハードウェア協調シミュレーション (非バースト モード) を実行している場合、Simulink モデルには JTAG ハードウェア協調シミュレーション ブロックが含まれます。このブロックは、Model Composer によりデザインが FPGA ビットストリームにコンパイルされるときに自動的に作成されます (ハードウェア協調シミュレーション用のモデルのコンパイルを参照)。ブロックは Simulink ライブラリに次のファイル名で保存されます。

<design_name>_hwcosim_lib.slx

ハードウェア協調シミュレーション ブロックは、コンパイル プロセスの最後に Simulink モデルに移動されます。この後の手順で、ハードウェア協調シミュレーションを実行するために Simulink モデルでこのブロックを接続する必要があります。

注記: ボードに Zynq® SoC デバイスが含まれている場合、ハードウェア協調シミュレーションを実行できるようにするには、 Vitis™ 統合ソフトウェア プラットフォームを Vivado® Design Suite と共にインストールする必要があります。
図 1. ハードウェア協調シミュレーション ブロック

標準のハードウェア協調シミュレーションを実行するには、次の手順に従います。

  1. ハードウェア協調シミュレーション ブロックを、入力を供給し、出力を受信する Simulink ブロックに接続します。

  2. ハードウェア協調シミュレーション ブロックをダブルクリックし、ブロックのプロパティ ダイアログ ボックスを表示します。

  3. プロパティ ダイアログ ボックスでブロック パラメーターを設定します。

    プロパティの詳細は、JTAG ハードウェア協調シミュレーション ブロックのブロック パラメーター を参照してください。

  4. JTAG ハードウェア協調シミュレーションの実行用にボードを設定するには、ケーブルをボードの JTAG ポートに接続します。

    KC705 ボードを使用した JTAG ハードウェア協調シミュレーションの設定に関しては、JTAG ハードウェア協調シミュレーション用の KC705 ボードの設定を参照してください。

  5. Simulink モデルで、Simulation > Run をクリックするか、またはツールバーの Run ボタンをクリックして、モデルおよびハードウェアをシミュレーションします。

    シミュレーションを実行すると、Simulink モデルの Model Composer デザイン (またはサブシステム) と、ターゲット ボード上のザイリンクス デバイスの両方がシミュレーションされます。2 つのシミュレーション結果を比較して、ハードウェアにインプリメントされたデザインが予測どおりに動作するかどうかを判断できます。