Model Composer モデルではデザインが自動的に下位表記にコンパイルされますが、Model Composer でのモデルのコンパイル方法は、System Generator トークンの設定によって異なります。ハードウェアの HDL 記述に加え、補助ファイルも生成されます。プロジェクト ファイルや制約ファイルなどのファイルはダウンストリーム ツールで使用され、VHDL テストベンチなどのファイルはデザインの検証に使用されます。
| System Generator トークンを使用したコンパイルおよびシミュレーション | System Generator トークンを使用してデザインを低位 HDL にコンパイルする方法を説明します。 |
| コンパイル結果 | System Generator トークンで HDL Netlist を選択して Generate ボタンをクリックしたときに Model Composer で生成される下位ファイルについて説明します。 |
| Vivado プロジェクト | System Generator トークンで HDL Netlist または IP Catalog を選択して Generate ボタンをクリックしたときに Model Composer で生成されるサンプル プロジェクトについて説明します。 |
| HDL テストベンチ | Model Composer で生成される VHDL テストベンチについて説明します。 |