src_domain
と dest_domain
サブシステム間でデータを渡すには、次のロジックのいずれかを使用できます。
- FIFO ブロック
- Dual Port RAM ブロック
- Register ブロック
- Black Box ブロック (既存の VHDL、Verilog、および EDIF をデザインに追加できます)。Black Box ユーティリティの詳細は、HDL モジュールのインポートを参照してください。
これらのブロックは、デザイン コンテキストに基づいて同期シングル クロック ブロックかマルチ クロック ブロックのいずれかに自動的に設定されます。このデザインでは、次の図に示すように、クロック ドメイン乗せ換えに FIFO ブロックが使用されています。
図 1. FIFO ブロックを使用したドメイン乗せ換え
デザインを完了するには、デザインの最上位に FIFO ブロックと追加の System Generator トークン ブロックを含めて、コード生成をイネーブルにします。