非同期クロック ドメインを作成するために使用する HDL ブロック - 2022.1 日本語

Vitis Model Composer ユーザー ガイド (UG1483)

Document ID
UG1483
Release Date
2022-05-26
Version
2022.1 日本語

src_domaindest_domain サブシステム間でデータを渡すには、次のロジックのいずれかを使用できます。

  1. FIFO ブロック
  2. Dual Port RAM ブロック
  3. Register ブロック
  4. Black Box ブロック (既存の VHDL、Verilog、および EDIF をデザインに追加できます)。Black Box ユーティリティの詳細は、HDL モジュールのインポートを参照してください。

これらのブロックは、デザイン コンテキストに基づいて同期シングル クロック ブロックかマルチ クロック ブロックのいずれかに自動的に設定されます。このデザインでは、次の図に示すように、クロック ドメイン乗せ換えに FIFO ブロックが使用されています。

図 1. FIFO ブロックを使用したドメイン乗せ換え

デザインを完了するには、デザインの最上位に FIFO ブロックと追加の System Generator トークン ブロックを含めて、コード生成をイネーブルにします。