MicroBlaze プロセッサの制約 - 2022.1 日本語

MicroBlaze プロセッサ エンベデッド デザイン ユーザー ガイド (UG1579)

Document ID
UG1579
Release Date
2022-06-01
Version
2022.1 日本語

IP インテグレーターでは、出力ファイルの生成中にツール内で生成された IP の制約が作成されますが、カスタム IP または上位コードの制約はユーザーが生成する必要があります。

制約セットはデザイン制約を含む XDC ファイルのセットで、デザインに適用できます。デザイン制約には、2 種類あります。

  • 物理制約: ピン配置、ブロック RAM、LUT、フリップフロップなどのセルの相対/絶対配置、およびデバイス コンフィギュレーション設定を定義します。
  • タイミング制約: 業界標準の SDC で記述し、デザインの周波数要件を定義します。タイミング制約を設定しない場合、デザインがワイヤの長さおよび配線の密集度にのみ基づいて最適化されます。
    注記: タイミング制約を設定しないと、Vivado インプリメンテーションでデザインのパフォーマンスを評価したり、改善ための処理は実行されません。
    重要: Vivado Design Suite では、UCF フォーマットはサポートされません。UCF 制約を XDC コマンドに移行する方法は、 『ISE から Vivado Design Suite への移行ガイド』 (UG911) を参照してください。

制約セットの使用方法には次のオプションがあります。

  • 1 つの制約セットに複数の制約ファイルを含める。
  • 物理制約ファイルおよびタイミング制約ファイルを別の制約セットに分ける。
  • マスター制約ファイルを使用し、デザインの変更は新しい制約ファイルに保存。
  • 1 つのプロジェクトに複数の制約セットを作成し、異なるインプリメンテーション run で異なる制約セットをアクティブにして、さまざまな設定をテスト。
  • 合成およびインプリメンテーション用に別々の制約セットを使用。
  • デザイン要件が満たされるよう、合成、シミュレーション、インプリメンテーションで異なる制約ファイルを適用。

制約を機能別に制約ファイルに分けておくと、制約ストラテジ全体がわかりやすくなり、タイミングおよびインプリメンテーションを変更しやすくなります。

デザイン制約を複数の制約セットを使用して整理すると、次が可能になります。

  • 同じプロジェクトで異なるザイリンクス FPGA をターゲットとして設定できます。異なるターゲット パーツに対しては、物理制約およびタイミング制約も異なるものにする必要がある場合があります。
  • さまざまな条件でデザインを実行できます。制約セットを使用して、異なるフロアプランを適用したり、デザイン制約を厳しくしたりできます。
  • 制約の変更を管理しやくすなります。マスター制約の代わりに、別の制約ファイルに保存した制約を使用できます。
    ヒント: タイミング制約を検証するには、合成済みデザインに report_timing_summary コマンドを使用するのがよい方法です。問題のある制約は、インプリメンテーションの前に修正してください。

配置配線に影響する制約の定義および制約での作業の詳細は、 『Vivado Design Suite ユーザー ガイド: 制約の使用』 (UG903) を参照してください。