エンベデッド プロセッサ デザイン作成の一般的なフローは、次のとおりです。
- 新しい Vivado Design Suite プロジェクトを作成します。
- IP インテグレーター ツールでブロック デザインを作成し、ザイリンクス プロセッサとその他のザイリンクス IP またはカスタム IP をインスタンシエートします。
- 正しい合成モードを設定してブロック デザインの IP の出力ファイルを生成します。
- 最上位ラッパーを作成して、ブロック デザインを最上位 RTL デザインにインスタンシエートします。
- 最上位デザインを合成およびインプリメンテーションし、ハードウェアを Vitis ソフトウェア プラットフォームにエクスポートします。
- ソフトウェア アプリケーションを作成します。Vitis ソフトウェア プラットフォームで ELF (Executable Linkable File) ファイルをハードウェア デザインに関連付けます。
- ターゲット ボードにプログラムします。