7 シリーズ/
Zynq®-7000 SoC 以降のデバイスの XPE スプレッドシートでは、Memory Generator ウィザードによってブロック メモリの情報を入力できます。Memory Generator ウィザードへは、[Summary] シートまたは [IP_Manager] シートの [Manage IP] をクリックするか、または [BRAM] シートの [Add Memory] をクリックしてアクセスできます。このウィザードを使用すると、[BRAM] シートに情報を簡単に入力できます。XPE Memory Generator ウィザードを使用して [BRAM] シートに情報を入力するには、次の手順に従ってください (この例は 7 シリーズ デバイス用のもの)。
- 次のいずれかの手順を選択し、Memory Generator ウィザードを開きます。
[Logic Power] シートで Add Memory をクリックします。
または
[IP_Manager] シートで Manage IP をクリックします。
- [IP Manager] ダイアログ ボックスで Create IP をクリックします。
- ダイアログ ボックスの [IP Catalog] で、Block Memory を選択します。
- ダイアログ ボックスで Create をクリックします。
- [XPE Memory Generator] ダイアログ ボックスが表示されるので、[Block Memory] タブの Memory Type にデザイン内の 1 つのブロック メモリについて情報を入力します。
[Block Memory] タブには、次の入力フィールドがあります。
- [Memory Type]
- デザインで使用するメモリのタイプを選択します。
- Single Port RAM
- Simple Dual Port RAM
- Single Port ROM
- Dual Port ROM
- [Clock]
- 分散メモリを動作させるクロックの周波数を入力します。デュアル ポート メモリの場合、XPE は [Port A] と [Port B] の両方のクロック周波数が同じであると想定します。
- [Algorithm]
-
ザイリンクスのデザイン ツールがブロック RAM プリミティブのコンフィギュレーションと接続に使用するアルゴリズムを次の中から指定します。
- [Minimum Area]
- 使用するブロック RAM プリミティブの数が最小になるようにメモリを生成します。
- [Low Power]
- 読み出しまたは書き込み動作中に有効化されるブロック RAM プリミティブの数が最小になるようにメモリを生成します。
- [Toggle]
- データ信号の平均トグル レートを入力します。50% のトグル レートは、各クロック サイクルで全データ信号の半分がトグルすることを意味します。
- [Port A] および [Port B]
-
Memory
Type でシングル ポートを選択した場合は、Port A にのみ情報を入力します。Memory Type にデュアル ポートを選択した場合は、Port
A と Port B の両方についての情報を入力します。
- [Width]
- ポートの各ワードのビット幅を入力します。
- [Depth]
- ポートの深さ (ワード数) を入力します。メモリのビットの合計は Width × Depth です。
- [Enable]
- ポートが有効化される時間の割合 (%) を入力します。
- [Mode]
- ブロック RAM の動作モードを READ_FIRST、WRITE_FIRST,、または NO_CHANGE にします。
- [Module name]
- 生成されたブロック メモリのコンフィギュレーションに名前を割り当てることができます。XPE シートに複数のコンフィギュレーションが存在する場合、個々のコンフィギュレーションを区別するのに役立ちます。
- このブロック メモリに関する値を入力し終えたら、Create をクリックします。
ダイアログ ボックスで入力した情報が [BRAM] シートと [Logic] シートの行に追加されます。
- デザインで使用するブロック メモリのタイプごとにダイアログ ボックスから情報を入力し、Create をクリックします。
Create をクリックするごとに、[BRAM] シートと [Logic] シートに行が追加されます。
- デザイン内のすべてのブロック メモリについての設定が完了したら、Close をクリックして [XPE Memory Generator] ダイアログ ボックスを閉じます。
『7 シリーズ FPGA メモリ リソース ユーザー ガイド』 (UG473)、 『UltraScale アーキテクチャ メモリ リソース ユーザー ガイド』 (UG573)を更新。