UltraScale/UltraScale+ デバイスの [Routing Complexity] - 2022.1 日本語

Xilinx Power Estimator ユーザー ガイド (UG440)

Document ID
UG440
Release Date
2022-04-26
Version
2022.1 日本語

[Routing Complexity] は、ロジック セルあたりの平均配線リソース数 (ファンアウト、配線容量、ワイヤ長など) を示します。標準の複雑レベルは 8 となります。複雑レベルが高い場合は 10、非常に高い場合は 12 となります。特に高性能でリソース使用率が高いデザインにおいて配線が密集する場合に限り、より高い値を使用するようにしてください。早期段階の見積もりでは、ザイリンクスは、デザインの複雑性が判明するまでこのフィールドをデフォルト値のままにしておくことを推奨します。

デザインをインプリメントすると、Vivado の [Report Power] 機能で [Routing Complexity] の精度が見積もられます。これを XPE にインポートし戻すと、そのデザインに合った正しい値が入力されます。特定ロジックに対してインポートされた値がデフォルトの値 (たとえば 12) を超えることもありますが、インポートした結果はその特定デザインに対して算出されたものなので、複数のブロックを 1 行にまとめて算出した手動の値よりも正確です。

図 1. UltraScale デバイスの [Logic Power] シートの [Routing Complexity]