例 - 2022.1 日本語

Xilinx Power Estimator ユーザー ガイド (UG440)

Document ID
UG440
Release Date
2022-04-26
Version
2022.1 日本語

深さ 10 レベルで幅 1024 の XOR とした場合、ユーザーの組み合わせロジックの最大 XOR トグル レートは次のとおりです。

  • 815% - ワースト入力
  • 254% - ランダム入力

深さ 5 レベルで幅 32 の XOR とした場合、ユーザーの組み合わせロジックの最大 XOR トグル レートは次のとおりです。

  • 516% - ワースト入力
  • 114% - ランダム入力
重要: 専用の [Clock Enable] 列がないすべてのシートでは、このロジックをゲート管理する信号のトグル レートを見積もってください。Clock Enableたとえば、このレートが 50% にモデル化されている場合でも、同期するクロックが 50% でイネーブルの場合、最終的なトグル レートは 25% (50% x 50%) となります。
重要: トグル レートが 100% とはどのようなことかを理解するには、データ入力が High に接続され、常に有効なトグル フリップフロップ (TFF) を使用する場合を考えてみてください。このフリップフロップの T 出力はすべてのクロック エッジでトグルします。平均トグル レートが 100% のデザインはほとんど存在しません。
注記: [I/O] シートには、信号のデータ レートを指定する列があります。Toggle Rate 列と Data Rate 列を正確に調整する必要があります。たとえば、クロックの両エッジでトグルする入力信号の場合は、Toggle Rate = 200% と Data Rate = DDR (デュアル データ レート) を入力します。