Vivado IDE には、RTL 解析および IP カスタマイズの環境があります。また、RTL デザインでパフォーマンスまたは消費電力の改善方法を検討するため、複数の RTL デザイン ルール チェック (DRC) があります。
- Flow Navigator で Open Elaborated Design をクリックし、デザインをエラボレートします。ヒント: 現在の設定ではネットリスト エラボレーションに時間がかかることを知らせるダイアログ ボックスが表示されます。OK をクリックして作業を続けるか、または Cancel をクリックしてプロジェクトに戻り、Flow Navigator からアクセスできる [Elaboration Settings] を変更します。
- メイン ツールバーのレイアウト セレクターで [Default Layout] が選択されていることを確認します。
エラボレート済みのデザインを開くと、[RTL Netlist]、[Schematic]、[Graphical Hierarchy] などの解析ビューを利用できます。あるビューで選択すると、その選択内容が別のビューでもハイライトされる機能があり、RTL をデバッグおよび最適化しやすくなります。
- [RTL Netlist] ウィンドウでロジック階層を確認し、[Schematic] ウィンドウで回路図を確認します。
回路図でセルをダブルクリックするか、または [Schematic] ウィンドウのポップアップ メニューから Expand Cone や Expand/Collapse などのコマンドを使用すると、そのセルの階層にプッシュできます。[Schematic] ウィンドウの詳細は、 『Vivado Design Suite ユーザー ガイド: Vivado IDE の使用』 (UG893) を参照してください。
- [Schematic] ウィンドウでロジック インスタンスのいずれか 1 つを選択し、右クリックして Go to Source または Go to
Definition コマンドをクリックします。
テキスト エディターで、選択したセルの RTL ソース ファイルが開き、先ほど選択したロジック インスタンスがハイライトされます。Go to Definition コマンドをクリックした場合は、モジュール定義を含む RTL ソース ファイルが開きます。Go to Source をクリックした場合は、選択したセルのインスタンスが含まれた RTL ソース ファイルが開きます。
- Vivado IDE 下部の [Messages] ウィンドウをクリックし、メッセージを確認します。
- このウィンドウのツールバーにある Collapse All ボタンをクリックします。
- [Elaborated Design] の下にある
synth_design -rtl -name rtl_1を展開し、メッセージを表示します。
メッセージ文のリンクをクリックすると、そのメッセージに関連付けられている RTL ソース ファイルが開きます。
- リンクの 1 つをクリックします。テキスト エディターに RTL ソース ファイルが開き、関連している行がハイライトされています。
- テキスト エディターを閉じます。
- [Elaborated Design] ウィンドウのバナーの右端にある X をクリックしてこのウィンドウを閉じ、OK をクリックします。