I/O プランニング プロセスは、高システム パフォーマンスを達成するために重要です。プリント回路基板 (PCB) 設計者は通常、PCB 上での FPGA の関係と向きを考慮する必要があります。中でも、高集積のボール グリッド アレイ (BGA) デバイスの配線が最も困難な課題になることが多く、ほかにも、重要なインターフェイス配線、電源とレールの位置、シグナル インテグリティが課題になります。FPGA 設計者と PCB 設計者が密に協力し合うことが、こういった課題事項の解決につながります。Vivado IDE を使用すると、システム レベルのインターコネクトを最適化するために、物理パッケージ ピンと内部ダイ パッド間の関係を視覚化できます。
Vivado Design Suite には、FPGA、PCB、システム デザインのそれぞれの領域間でデザイン情報を渡す方法が複数含まれます。I/O ピン コンフィギュレーションは、CSV スプレッドシート、RTL ヘッダー、または XDC ファイルを使用して渡すことができます。CSV スプレッドシートには、長さを一致させた接続および電源接続などのさまざまな PCB デザイン タスクに使用可能な、追加のパッケージおよび I/O 情報が含まれます。IBIS (I/O Buffer Information Specification) モデルも、Vivado IDE からエクスポートして、PCB でのシグナル インテグリティ解析に使用できます。
詳細は、次を参照してください。
- 『Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング』 (UG899)
- Vivado Design Suite QuickTake ビデオ: I/O プランニングの概要
- Vivado デザイン ハブ: I/O およびクロック プランニング