次の図に、Vivado Design Suite での高位デザイン フローを示します。ザイリンクス デザイン ハブには、設計タスクやトピック別に資料が整理され、そのリンクがあります。ザイリンクス ウェブサイトのデザイン ハブ ページを参照します。
図 1. FPGA および SoC のシステム レベルのデザイン フロー
次の図に、Vivado Design Suite での高位デザイン フローを示します。ザイリンクス デザイン ハブには、設計タスクやトピック別に資料が整理され、そのリンクがあります。ザイリンクス ウェブサイトのデザイン ハブ ページを参照します。