デザイン解析およびシミュレーション - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: デザイン フローの概要 (UG892)

Document ID
UG892
Release Date
2022-04-20
Version
2022.1 日本語

Vivado Design Suite では、デザイン プロセスの各段階でデザインを解析、検証、変更できます。回路のパフォーマンスを改善するため、デザイン ルールおよび設計手法のチェックを実行し、ロジック シミュレーション、タイミングおよび消費電力解析を実行できます。この解析は、RTL エラボレーション、合成、およびインプリメンテーションの後に実行できます。詳細は、 『Vivado Design Suite ユーザー ガイド: デザイン解析およびクロージャ テクニック』 (UG906) を参照してください。

Vivado シミュレータを使用すると、デザイン フローのさまざまな段階でビヘイビアーおよび構造ロジック シミュレーションを実行できます。このシミュレータでは、Verilog および VHDL 混合モードのシミュレーションがサポートされ、結果が Vivado IDE の波形ビューアーに表示できます。サードパーティ シミュレータを統合し、Vivado IDE から起動して使用することもできます。詳細は、「ロジック シミュレーションの実行」このセクションを参照してください。