業界標準に基づいたデザイン - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: デザイン フローの概要 (UG892)

Document ID
UG892
Release Date
2022-04-20
Version
2022.1 日本語

Vivado Design Suite では、次の業界標準がサポートされます。

  • Tcl
  • AXI4、IP-XACT
  • Synopsys デザイン制約 (SDC)
  • Verilog、VHDL、VHDL-2008、SystemVerilog
  • SystemC、C、C++

Vivado Design Suite ソリューションは Tcl ベースで、SDC および XDC (ザイリンクス デザイン制約) フォーマットがサポートされます。合成で Verilog、VHDL、および SystemVerilog が幅広くサポートされるので、FPGA が採用しやすくなっています。Vivado 高位合成 (HLS) が可能なので、C、C++、または System C 言語を使用してロジックを定義できます。AXI4 および IP-XACT などの標準 IP インターコネクト プロトコルを使用すると、システム レベルのデザインがより短時間で簡単に統合できます。これらの業界標準がサポートされることにより、EDA (電子システム設計自動化) エコシステムでの Vivado Design Suite のサポートが向上します。また、Vivado Design Suite には多くのサードパーティ ツールが統合されています。