空の I/O プランニング プロジェクトを作成すると、デザイン サイクルの初期段階でクロック リソースと I/O プランニングを実行できます。I/O ポートは Vivado IDE 内で定義できますが、CSV または XDC 入力ファイルのいずれかの形式でインポートすることもできます。空の I/O プランニング プロジェクトを作成して、別のデバイス アーキテクチャで使用可能なロジック リソースを確認することもできます。
I/O を割り当てた後、Vivado IDE で CSV、XDC、および RTL 出力ファイルを作成できます。このファイルは、RTL ソースまたはネットリストが使用可能になってから、デザイン フローの後の段階で使用します。この出力ファイルは、プリント回路基板 (PCB) デザイン プロセスで使用する回路図シンボルの作成にも使用できます。
メモリ、GT、 PCIe® 、およびイーサネット インターフェイスなどの IP には、それらの IP に関連付けられた I/O ポートがあります。これらの IP は、Manage IP プロジェクトまたは RTL プロジェクトで設定する必要があります。 『Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング』 (UG899) のこのセクションおよび「I/O ポートを含む IP の I/O およびクロック プランニング」を参照してください。