重要: インターフェイス名は、すべて小文字で定義する必要があります。
次は、<interface> の属性およびタグを説明しています。
| タグ | 使用方法/説明 | 例 (KC705) |
|---|---|---|
| mode= | インターフェイスの論理方向を示します。通常は「master」と設定されますが、クロックやリセットなど、論理方向が信号が FPGA に入力される場合は、「slave」になります。 | master |
| name= | ボード ファイルでインターフェイス定義を識別する名前です。この名前は、接続自動化にも使用され、また、ブロック図では接続されているポートに表示されます。 | dip_switches_4bits |
| type= |
Vivado Design Suite でサポートされているインターフェイス タイプの標準セットから、インターフェイス タイプを指定します。 これらの標準バス インターフェイスはザイリンクス IP コアで定義されており、IP またはブロック デザインをボードに簡単に接続できるようになっています。 利用可能なバス インターフェイス タイプのリストは、Vivado Design Suite のインストール ディレクトリ (<install_location>/Vivado/ <version>/data/ip/interfaces) にあります。 |
xilinx.com:interface:gpio_rtl:1.0 |
| of_component= | <components> セクションからの関連コンポーネントを指定します。 | dip_switches |
| <description> | インターフェイスの概要です。 | 4-position user DIP Switch |
| <preferred_ip> |
VLNV (または VLN) フォーマットで接続する優先 IP のリスト。 Vivado ツールでは最新版の IP を使用されるので、IP のバージョンを指定する必要はありません。 |
vendor="xilinx.com" library="ip" name="axi_gpio" order="0" |
| order= | インターフェイスの preferred_ip の優先順位を指定します。0 が最優先で、値が大きいほど優先順位は低くなります。 | 0 |
| preset_proc= | 指定されたインターフェイスをインプリメントする IP に対し、あらかじめ定義されている設定オプションを指定します。詳細は、プリセット ファイルについて を参照してください。 | preset_proc="emc_preset" |
| <port_map> | インターフェイスの論理ピンをザイリンクスデバイスの物理ピンにマップします。 | 詳細および例については、ポート マップ を参照してください。 |