コンポーネント - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力 (UG895)

Document ID
UG895
Release Date
2022-05-11
Version
2022.1 日本語
重要: <component> セクションは、ボード上のコンポーネントを定義するだけでなく、コンポーネントの動作モード、それらの動作モードをイネーブルにするために必要な設定を定義する点から、ボード ファイルの重要なセクションです。

このセクションには、ボード上にあるすべてのコンポーネントがリストされ、その詳細 (パーツ名、コンポーネント タイプ、ベンダーなど) が示されます。コンポーネントには、ザイリンクス FPGA、DDR3、Quad SPI フラッシュ、イーサネット PHY、LED、DIP スイッチなどがあります。<component> セクションには、1 つまたは複数の <component> タグが含まれます。

<components>
  <component name="part0" display_name="Kintex-7 KC705 Evaluation Platform"
  type="fpga" part_name="xc7k325tffg900-2" pin_map_file="part0_pins.xml"
  vendor="xilinx" spec_url="www.xilinx.com/kc705">
    <description>FPGA part on the board</description>
  </component>
  <component name="ddr3_sdram" display_name="DDR3 SDRAM" type="chip" sub_type="ddr3"
  major_group="External Memory" part_name="MT8JTF12864HZ-1G6G1" vendor="Micron"
  spec_url="www.micron.com/memory">
    <description>1 GB DDR3 memory SODIMM </description>
  </component>
</components>

KC705 ボード ファイルでは、最初に宣言されているコンポーネントは part0 で、これはザイリンクス FPGA デバイスです。ザイリンクス ボード上のザイリンクス FPGA は、「fpga」タイプのコンポーネントとしてリストされますが、「part0」のように名前が付けられていきます。その他の <component> エレメントは、ボード上のほかのコンポーネント、およびザイリンクス デバイスからボード コンポーネントへの接続に必要なインターフェイスを定義します。

次の表に、<component> の属性およびタグを示します。

表 1. <component> の属性およびタグ
タグ 使用方法/説明 例 (KC705)
name= コンポーネントの名前。 name="part0"
display_name= Vivado IP インテグレーターの [Board] タブに表示される名前。 display_name="Kintex-7 KC705 Evaluation Platform"
type=

パーツ タイプ。

“fpga” - ボード上のザイリンクス FPGA パーツを指定します。

“chip” - ボード上にチップを持つすべてのコンポーネント (FPGA または FMC コネクタを除く) を定義します。ddr3_sdram、linear_flash などがその例です。

“connector” - FPGA メザニン カード (FMC) コネクタを定義します。

type="fpga"
sub_type= コンポーネントのサブタイプ。 sub_type="ethernet"
major_group= コンポーネントがその一部に含まれているメジャー グループ。Vivado IP インテグレーターの [Board] タブでは、この major_group の設定に従ってボードのコンポーネントがまとめられます。コンポーネント を参照してください。 major_group="ethernet"
part_name=

パート ID。

type=fpga の場合、パーツ名はザイリンクスでサポートされている有効なパーツである必要があります。そうでないと、ボード ファイルは Vivado Design Suite には読み込まれません。

part_name="xc7k325tffg900-2"
pin_map_file= 各ピンの制約が記述されているファイル。詳細は、ピン マップを参照してください。 pin_map_file="part0_pins.xml"
vendor= パーツのベンダー。 vendor="xilinx"
spec_url= デバイス仕様またはパーツ関連情報の URL。 spec_url="www.xilinx.com/kc705"
<description> コンポーネントの概要を記述。 <description> FPGA device on the board.</description>
<parameters> パラメーター名と値の組み合わせをリスト。 詳細や例については、パラメーターを参照してください。
<pins> コンポーネントのピンをリスト。 詳細および例については、ピンを参照してください。
<component_modes> 定義された <component> のモード。 詳細および例については、コンポーネント モードを参照してください。
<interfaces> 指定されたコンポーネントによってインプリメントされたインターフェイスを定義。 詳細および例については、インターフェイス を参照してください。

コンポーネント に示すように、ボード ファイルで定義されている <components> は、Vivado IP インテグレーターの [Board] タブにリストされます。コンポーネントは <component> エレメントの major_group= 属性にあわせてグループにまとめられ、display_name= が表示されます。

図 1. Vivado IP インテグレーターの [Board] ウィンドウ

[Board] タブでコンポーネントをダブルクリックすると、Vivado IP インテグレーターで Connect Board Component ダイアログ ボックスが開きます。このダイアログ ボックスでは、ブロック図のデザイン キャンバスに追加する IP を選択して、ボード上のコンポーネントに接続するのに必要な信号インターフェイスをインプリメントできます。