ピン マップ - 2022.1 日本語

<pin_map> セクションでは、各物理ポートが 1 つまたは複数のピンに分けられています。ピン マップでのピン数は、マップされているポートの幅によって決まります。ピンは、そのピンが定義されているインターフェイスの物理ポートで共有可能です。

各 <pin_map> には、バス ポートのインデックスにマップする port_index 属性、そしてザイリンクス デバイスのパッケージ ピンにマップする component_pin 属性があります。これらは次のように定義されます。

一般的には part0_pins.xml という名前が付けられているピン マップ ファイルには、ザイリンクス デバイスのピン名、または FPGA タイプの <component> のピン名がリストされていて、これらのコンポーネント ピンの IOSTANDARD およびパッケージ ピン ロケーションが定義されています。ピン マップ ファイルで定義されているピンのフォーマットは次のようになります。

<part_info part_name="xc7k325tffg900-2">
  <pins>
    <pin index="0" name="GPIO_DIP_SW0" iostandard="LVCMOS25" loc="Y29"/>
    <pin index="1" name="GPIO_DIP_SW1" iostandard="LVCMOS25" loc="W29"/>
    <pin index="2" name="GPIO_DIP_SW2" iostandard="LVCMOS25" loc="AA28"/>
    <pin index="3" name="GPIO_DIP_SW3" iostandard="LVCMOS25" loc="Y28"/>
  </pins>

ピン マップ ファイルでは、ザイリンクス デバイスの <pins> のそれぞれに対して、I/O 関連の制約を定義するために、次の属性が使用されます。