ブロック デザインの出力ファイルの生成 - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力 (UG895)

Document ID
UG895
Release Date
2022-05-11
Version
2022.1 日本語

ブロック デザインを作成し、デザインを検証したら、出力ファイルを生成して、デザイン フロー全体でそのブロック デザインがサポートされるようにする必要があります。こうした出力ファイルには、Verilog または VHDL インスタンシエーション テンプレート、ブロック デザインを現在のプロジェクトに統合させるための HDL ラッパー ファイル、ブロック デザインのタイミング制約または物理制約を提供するデザイン制約ファイル (XDC)、ブロック デザインをサポートするための合成されたネットリストまたはデザイン チェックポイントがあります。

ブロック デザインの出力ファイルは現在のプロジェクトのターゲット言語で生成されます。ブロック デザインで使用されている特定 IP のソース ファイルをターゲット言語で生成できない場合は、Tcl コンソールにメッセージが表示され、出力ファイルが使用可能な言語またはサポートされている言語で生成されます。

出力ファイルを生成するには、ブロック デザインを右クリックし、Generate Output Products を選択するか、または Flow Navigator で Generate Block Design を選択します。

次の図に示す Generate Output Products ダイアログ ボックスが表示されます。

図 1. Generate Output Products ダイアログ ボックス - ブロック デザイン

出力ファイルを生成すると、ブロック デザインの最上位ネットリストも生成されます。ネットリストは、現在のプロジェクトのターゲット言語設定に基づいて VHDL または Verilog のいずれかで生成されます。

デフォルトでは、ブロック デザイン内の各 IP ごとに合成済みデザイン チェックポイント (DCP) ファイルが作成され、合成時間が短縮されるようになっています。 Generate Output Products ダイアログ ボックスで Out of context per Block Design ボタンを選択すると、合成モードを変更できます。アウト オブ コンテキスト フローの使用については、 『Vivado Design Suite ユーザー ガイド: IP インテグレーターを使用した IP サブシステムの設計』 (UG994)このセクションを参照してください。

ブロック デザインが作成されたら、RMB > Create Wrapper をクリックするか、ブロック デザインを RTL にインスタンシエートして、ブロック デザインをインスタンシエーションします。作成中には、ダイアログ ボックスが表示されます。

図 2. Create HDL Wrapper ダイアログ ボックス

ラッパーを変更する場合は、Copy Generated Wrapper を選択してユーザーが変更できるようにしてておくか、Let Vivado Manage Wrapper で自動的にアップデートされるようにします。