IP のシミュレーション - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: IP を使用した設計 (UG896)

Document ID
UG896
Release Date
2022-05-19
Version
2022.1 日本語

デザイン フローにおいて、シミュレーションはデザインの機能およびパフォーマンスを検証するための重要で必要な段階です。IP 出力ファイルが生成されると、複数のシミュレーション モデルが作成されます。これは、デザイン全体のシミュレーションに含めることができます。

IP のシミュレーション モデルは、次のいずれかです。

  • カスタム ビヘイビアー シミュレーション モデル。
  • シミュレーションで使用されるテキスト形式または暗号化された合成可能な RTL ソース。
  • 構造型シミュレーション モデル。
  • C シミュレーション モデル。
    注記: FIR Compiler IP などの一部の IP には、IP をシミュレーションするために直接使用可能な IP レベルのテストベンチが含まれます。詳細は、IP のテストベンチの使用 を参照してください。
    ヒント: ザイリンクス デバイスのシミュレーションによく使用されるサードパーティ シミュレータは、 Vivado® 統合設計環境 (IDE) にオプションとして統合されています。表の詳細は、『Vivado Design Suite ユーザー ガイド: ロジック シミュレーション』 (UG900) のこのセクションを参照してください。ファイルは、ip_user_files ディレクトリに含まれます。