推奨: プロジェクトでパーツではなくプラットフォーム ボードをターゲットにしている場合は、Vivado Design Suite プラットフォーム ボード フローを使用し、[Customize IP] ダイアログ ボックスの [Board] タブまたは Vivado IP インテグレーターの [Board] ウィンドウでボード ピン配置制約を設定および適用することをザイリンクスではお勧めします。プラットフォーム ボード フローの詳細は、
『Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力』 (UG895) のこのセクションを参照してください。
IP からデザインの最上位ポートに接続されるインターフェイスを表示できます。これらの IP インターフェイスに対しては、Vivado ツールで自動的にピン プランニング インターフェイスが推論され、関連する最上位 I/O ポートがグループ化されます。これにより、最上位デザインのコンテキスト内でインターフェイスが象徴的に参照されるようになります。たとえば、led_8bits_tri_o
バスは汎用 I/O (GPIO) インターフェイスで、GPIO_9847 ピン プランニング インターフェイスの下にまとめられています。
I/O ポートに関連するボード パーツ ピンは、[I/O Ports] ウィンドウの [Board Part Pin] 列で確認できます。次の図では、ピン プランニング インターフェイス GPIO_9847 に関連するポートは、ボード パーツのピン led_8bits_tri_o[7:0]
に制約されています。
注記: GPIO_9847 の番号 9847 は、デザインに複数の GPIO インターフェイスがある場合に、GPIO インターフェイスを識別するために使用されます。番号自体に意味はありません。
図 1. I/O ポート インターフェイスの自動推論