Vivado IDE の [I/O Planning] レイアウトは、エラボレート済みデザイン、合成済みデザイン、およびインプリメント済みデザインで使用できます。このレイアウトには、[Package] ウィンドウと [Device] ウィンドウが含まれます。I/O の情報は、[Clock Resources]、[Clock Regions]、[Package Pins]、[I/O Ports]、[Device Constraints]、および [Properties] ウィンドウに表示されます。
Advanced I/O Planner は、ニブルおよびバンク単位で I/O を配置および移動できる Versal デバイス用の新しいツールです。低速 I/O プランニングでは、I/O プランニングと同様に従来の設計手法が採用されます。低速 I/O のピン プランニングの詳細は、 『Versal ACAP SelectIO リソース アーキテクチャ マニュアル』 (AM010) を参照してください。
ヒント: I/O プランニング プロジェクトの場合は、[I/O Planning] レイアウトがデフォルトのレイアウトとして使用されます。
[I/O Planning] レイアウトでは、次を実行できます。
- デザイン フローの初期段階で I/O ポートの初期リストを作成、インポート、および設定。
- デザイン フローの最後にピン配置の最終的な検証を実行。
- 関連ポートをインターフェイスにまとめ、パッケージ ピンに割り当て。
- 全自動または半自動インタラクティブ モードを使用して I/O ポートの割り当てを制御。
- 物理パッケージ ピンおよびバンクと、それに対応するチップ上の I/O パッド間の関係を表示。
- PCB とザイリンクス デバイス間の接続を最適化。
- デザインおよびデバイスの I/O 要件を解析。
- I/O ピン配置または PCB と FPGA デザインの両方の要件を満たすピン配置を定義。