RTL I/O プランニング - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング (UG899)

Document ID
UG899
Release Date
2022-05-04
Version
2022.1 日本語

I/O プランニングはエラボレート済み RTL プロジェクトで実行できます。この方法では、RTL デザイン (オプションで Vivado IP カタログからの IP コア、または Vivado IP インテグレーターからのブロック デザインを含む) を使用します。IP カタログを使用すると、IP のカスタマイズ、Clocking Wizard を使用したクロッキング コンポーネントのカスタマイズ、 SelectIO™ Interface Wizard を使用した SelectIO インターフェイス リソースの設定が可能です。Vivado ツールでエラボレート済みデザインを開くと、基本的な DRC を使用してポート割り当て、I/O 規格、クロック リソース、およびその他のデザインの詳細をチェックできます。エラボレート済みデザインで初期の I/O およびクロック プランニングを実行すると、デバイスおよび I/O ポート割り当てをエクスポートして PCB 回路図シンボルの生成に使用したり、合成またはインプリメンテーションで使用する制約を XDC ファイルに保存できます。

注記: RTL プロジェクトの作成方法およびエラボレート済みデザインを開く方法は、 『Vivado Design Suite ユーザー ガイド: システム レベル デザイン入力』 (UG895) の「RTL プロジェクト」を参照してください。