Versal ACAP では、GT コンポーネントは COMMON/CHANNEL から GT_QUAD の粒度にアップデートされます。GT 共有ユース ケースのいくつかをイネーブルにするには、GT ウィザード フローで Vivado IP インテグレーターを使用します。Vivado IP インテグレーターを使用して、1 つまたは複数の GT_QUAD を使用するシステム デザインを構築できます。GT_QUAD に接続するカスタム IP のデザイン入力には、ブリッジ IP を使用します。この IP は、ブロック オートメーションを使用して 1 つまたは複数の GT クワッド ベースの IP をインスタンシエート、設定、および接続します。GT_QUAD は複数の IP 間で共有できるため、GT_QUAD および REFCLK の位置は IP インテグレーターで割り当てられません。
Hard Block Planner は、GT_QUAD および REFCLK の位置を割り当てる直感的なユーザー インターフェイスを提供します。[Hard Block Planner] ウィンドウを使用すると、GT_QUAD をハード IP (PCIe や DCMAC など) にグループ化し、GT_QUAD に関する REFCLK の位置について視覚的なフィードバックを表示できます。また、デバイス サイトを使用して GT_QUAD を割り当てる、使いやすいメカニズムもあります。Hard Block Planner では、REFCLK ピン、GT_QUAD、およびハード IP ブロックの位置に対して視覚的なフィードバックを [Device] ウィンドウに表示できます。合成済みデザインを開くと、ネットリスト オブジェクトが読み出されて処理され、デザインで使用可能なすべてのハード IP が収集されます。[Device] ウィンドウで位置をクロスプローブすると、サイトを変更または割り当てできます。[Windows] メニューの [Hard Block Planner] オプションは、合成済みデザインまたはインプリメント済みデザインを開いた場合に一度だけ表示されます。