ザイリンクスの資料は、開発タスクに関連する内容を見つけやすいように、標準設計プロセスに基づいて構成されています。 Versal® ACAP デザイン プロセスのデザイン ハブおよびデザイン フロー アシスタントは、ザイリンクス ウェブサイトからアクセスできます。この資料では、次の設計プロセスについて説明します。
- システム/ソリューション プランニング
- システム レベルのコンポーネント、パフォーマンス、I/O、およびデータ転送要件を特定します。ソリューションの PS、PL、および AI エンジン へのアプリケーション マップも含まれます。
次の表は、各アーキテクチャで利用可能なさまざまなインターフェイス速度オプションをまとめたもので、資料を探しやすくしています。なお、表中のビット レートは、スピード グレードが -3 のデバイスで LVDS を使用した場合のハードウェア特性に基づいています。
デバイス アーキテクチャ | 追加考慮事項 | 関連リンク |
---|---|---|
7 シリーズ |
HRIO (低速 I/O)
|
|
UltraScale/UltraScale+ |
コンポーネント モード (低速 I/O)
|
|
ネイティブ モード (高速 I/O)
|
||
Versal ACAP |
I/O ロジック (低速 I/O)
|
|
XPIO (高速 I/O)
|