エラボレート済みデザインでの UltraScale アーキテクチャ メモリ IP の I/O プランニング - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング (UG899)

Document ID
UG899
Release Date
2022-05-04
Version
2022.1 日本語

メモリの I/O プランニングにエラボレート済みデザインを使用する場合、デザインを開く前に、次の手順に従って適切なエラボレート オプションを設定する必要があります。

  1. Vivado IDE で、Flow > Elaboration Settings をクリックします。
  2. [Project Settings] ダイアログ ボックスの [Elaboration] ページで、Netlist model および Load constraints オプションがオンになっていることを確認します。

[Netlist model] をオンにしてネットリスト モデルが読み込まれるようにすると、IOSTANDARD や OUTPUT_IMPEDANCE などの I/O プロパティを選択して合成されたメモリ IP を、エラボレート済みデザインに読み込むことができます。[Blackbox model] をオンにした場合、エラボレート済みデザインでメモリ IP の I/O プランニングを実行することはできません。