メモリ IP の設定 - 2022.1 日本語

Vivado Design Suite ユーザー ガイド: I/O およびクロック プランニング (UG899)

Document ID
UG899
Release Date
2022-05-04
Version
2022.1 日本語
UltraScale アーキテクチャのメモリ IP では、DDR3 および DDR4 SDRAM、QDRIIPLUS SRAM、RLDRAM3 のインターフェイスを設定できます。2015.3 から、メモリ IP がメモリ インターフェイス規格とツール フローに基づく異なる IP に分割されました。[Customize IP] ダイアログ ボックスにはデバッグを含む基本およびアドバンス設定オプションが含まれます。メモリの I/O 割り当てはデザインのメモリ以外の部分の I/O 割り当てと統合されているので、メモリ IP の設定プロセスはほかのザイリンクス IP と一貫したものになっています。IP の設定および管理プロセスの詳細は、 『Vivado Design Suite ユーザー ガイド: IP を使用した設計』 (UG896) の「メモリ IP のカスタマイズ」を参照してください。

Vivado ツールでメモリ IP を設定するには、次の手順に従います。

  1. Vivado IP カタログを開き、Memories & Storage Elements > External Memory Interface カテゴリを展開します。

  2. 必要なインターフェイスをダブルクリックして [Customize IP] ダイアログ ボックスを表示します。

注記: [Customize IP] ダイアログ ボックスに [I/O Planning] タブはまだありますが、メモリ IP の I/O プランニングが統合されていることが説明されています。

メモリ IP の設定の詳細は、 UltraScale アーキテクチャ FPGA メモリ IP LogiCORE IP 製品ガイド』 (PG150) を参照してください。

注記: Vivado Design Suite では、1 つのデザインで複数の UltraScale アーキテクチャ メモリ コントローラーを使用することがサポートされています。それぞれを個別に定義する必要があります。