SystemVerilog の IEEE 規格では、C と SystemVerilog の境界に使用できるのは C および SystemVerilog データ型の一部のみです。次に、Vivado シミュレータでサポートされるデータ型と、C と SystemVerilog データ型間のマップを示します。
SystemVerilog の IEEE 規格では、C と SystemVerilog の境界に使用できるのは C および SystemVerilog データ型の一部のみです。次に、Vivado シミュレータでサポートされるデータ型と、C と SystemVerilog データ型間のマップを示します。