VHDL UNIFAST ライブラリの基本構造は Verilog と同じであり、アーキテクチャまたはライブラリと共に使用できます。ライブラリはテスト ベンチに含めることができます。
次の例では、for
呼び出しのドリルダウン階層を使用しています。
library unisim;
library unifast;
configuration cfg_xilinx of testbench
is for xilinx
.. for inst:netlist
. . . use entity work.netlist(inst);
.......for inst
.........for all:MMCME2
..........use entity unifast.MMCME2;
.........end for;
.......for O1 inst:DSP48E1;
.........use entity unifast.DSP48E1;
.......end for;
...end for;
..end for;
end for;
end cfg_xilinx;
注記: VHDL の UNIFAST モデルを使用する必要がある場合は、エラボレーション中に UNIFAST ライブラリのバインド設定を使用してください。