次の表に、Verilog の言語サポートの例外をリストします。
Verilog コンストラクト | 例外 |
---|---|
コンパイラ指示子のコンストラクト | |
`unconnected_drive
|
サポートなし |
`nounconnected_drive
|
サポートなし |
属性 | |
attribute_instance
|
サポートなし |
attr_spec
|
サポートなし |
attr_name
|
サポートなし |
プリミティブ ゲートおよびスイッチ タイプ | |
cmos_switchtype
|
サポートなし |
mos_switchtype
|
サポートなし |
pass_en_switchtype
|
サポートなし |
生成されたインスタンシエーション | |
generated_instantiation
|
IEEE 規格からの出力 (『IEEE Standard Verilog Hardware Description Language』 (IEEE-IEEE -1364-2001) セクション 13.2 を参照):
シミュレータでサポートされる出力
|
genvar_assignment
|
部分的にサポート。 すべての generate ブロックに名前を付ける必要があります。 規格からの出力 (『IEEE Standard Verilog Hardware Description Language』 (IEEE-IEEE -1364-2001) セクション 13.2 を参照):
シミュレータでサポートされる出力
|
ソース テキスト コンストラクト | |
ライブラリ ソース テキスト | |
library_text
|
サポートなし |
library_descriptions
|
サポートなし |
library_declaration
|
サポートなし |
include_statement
|
ライブラリ マップ ファイル内の include 文を参照します (『IEEE Standard Verilog Hardware Description Language』 (IEEE-STD-1364-2001) セクション 13.2 を参照)。`include コンパイラ指示子は参照しません。 |
システム タイミング チェック コマンド | |
$skew_timing_check
|
サポートなし |
$timeskew_timing_check
|
サポートなし |
$fullskew_timing_check
|
サポートなし |
$nochange_timing_check
|
サポートなし |
システム タイミング チェック コマンドの引数 | |
checktime_condition
|
サポートなし |
PLA モデリング タスク | |
$async$nand$array
|
サポートなし |
$async$nor$array
|
サポートなし |
$async$or$array
|
サポートなし |
$sync$and$array
|
サポートなし |
$sync$nand$array
|
サポートなし |
$sync$nor$array
|
サポートなし |
$sync$or$array
|
サポートなし |
$async$and$plane
|
サポートなし |
$async$nand$plane
|
サポートなし |
$async$nor$plane
|
サポートなし |
$async$or$plane
|
サポートなし |
$sync$and$plane
|
サポートなし |
$sync$nand$plane
|
サポートなし |
$sync$nor$plane
|
サポートなし |
$sync$or$plane
|
サポートなし |
VCD (Value Change Dump) ファイル | |
|
サポートなし |